Im PCB-Design sind das Humble Via und das plattierte Durchbohrloch (PTH) grundlegende Elemente, doch ihre Fehlanwendung ist eine Hauptursache für Feldausfälle, thermische Probleme und Signalverschlechterung. Obwohl sie oft austauschbar verwendet werden, dienen PTHs und Vias unterschiedlichen elektrischen, mechanischen und thermischen Zwecken. Verwirrung führt zu ineffizienten Designs, überhöhten Kosten und beeinträchtigter Zuverlässigkeit. Dieser Leitfaden, der auf 25 Jahren Jericos Fertigungserfahrung basiert, bietet einen eindeutigen Vergleich. Wir gehen über grundlegende Definitionen hinaus und untersuchen, wie fortschrittliche Via-Technologien – von gefüllten Vias für Hochstromanwendungen bis hin zu Microvias für HDI – entscheidend sind, um moderne Herausforderungen in der Leistungselektronik, Automobilsystemen und Hochgeschwindigkeitskommunikation zu lösen.
Die entscheidende Unterscheidung: Plattiertes Durchbohrloch (PTH) vs. Via
Das Verständnis des funktionalen Kernunterschieds zwischen einem PTH und einem Via ist der erste Schritt zu Design for Manufacturing (DFM)-Exzellenz. Die Wahl wirkt sich auf alles aus, von der Montageausbeute bis hin zur langfristigen Zuverlässigkeit.
| Merkmal | Plattiertes Durchgangsloch (PTH) | Via (Durch-Via, Blind, Begraben) | Praktische Konstruktionsimplikationen |
|---|---|---|---|
| Hauptfunktion | Bauteilmontage und elektrische Verbindung. Es wurde entwickelt, um Komponenten der Durchbohrungstechnologie (THT) wie Steckverbinder, große Kondensatoren oder Stromversorgungsgeräte mechanisch zu sichern und elektrisch zu verbinden. | Nur Zwischenschicht-elektrische Verbindung. Bietet ausschließlich einen leitfähigen Pfad zwischen verschiedenen Schichten der Leiterplatte. Nie für Komponentenleitungen verwendet. | Wenn ich eine Via zur Montage eines Bauteils benutze, fällt das aus.Der ringförmige Ring ist nicht für mechanische Belastung ausgelegt, und Lötzinn kann offene Stromkreise erzeugen. Spezifiziere immer PTHs für THT-Teile in deiner CAD-Bibliothek. |
| Typische Größe und Seitenverhältnis | Größerer Durchmesser (z. B. 0,8 mm – 2,0 mm). Das Seitenverhältnis (Plattendicke/Lochdurchmesser) wird typischerweise unterhalb gehalten8:1Für eine zuverlässige Anplattung. | Kleinerer Durchmesser (z. B. 0,2 mm – 0,5 mm bei Durchgangsvias). Microvias können ≤0,1 mm lang sein. Auch die Seitenverhältnisse für durchgehende Vias bleiben handhabbar, während Microvias sehr niedrige Seitenverhältnisse haben. | PTHs benötigen mehr Platz.Der Missbrauch eines großen PTH, wo ein kleiner Via ausreichen würde, verschwendet wertvollen Routing-Platz, besonders bei dichten Designs, was die Anzahl der Schichten und die Kosten unnötig erhöht. |
| Fertigung und Kostenfokus | Erfordert eine präzise Lochgrößenregelung für die Passform der Bauteile.Kostenfaktor:Größere Löcher bohren und die Integrität der Beschichtung für mechanische Festigkeit sicherstellen. | Konzentrieren Sie sich auf die Zuverlässigkeit der Beschichtung für Leitfähigkeit.Kostenfaktor:Laserbohren für Microvias/HDI, zusätzliche Laminierungsschritte für blinde/vergrabene Vias. | Optimiere für die Funktion.Für reines Routing verwenden Sie die kleinste zuverlässige Via. Für Komponenten verwenden Sie einen richtig dimensionierten PTH. Jericos kostenloser DFM-Check weist auf diesen häufigen Fehler hin. |
| Wärme- und Stromwirkung | Kann erheblichen Strom/Wärme über das Bauteilkabel selbst leiten. Der PTH-Lauf sorgt für zusätzliche thermische Masse. | Primäres Thermalmanagement-Werkzeug (Thermische Vias). Die Stromkapazität ist durch dünne Fassplatten begrenzt, es sei denn, speziell konstruiert (z. B. gefüllte Vias). | Für das Wärmeabsenken sind Arrays von thermischen Vias unter einem Pad effektiver als ein einzelner PTH.Für hohen Strom sind spezialisierte gefüllte Vias oder mehrere parallele Vias erforderlich. |
Warum es dich kostet, es falsch zu machen: Szenarien in der realen Welt
- Szenario 1 (Zuverlässigkeitsfehler):Ein Designer verwendet eine Standard-Via, um einen Header-Pin zu montieren. Beim Wellenlöten zieht das Lötzinn den Via-Lauf hinunter und hinterlässt eine Lücke in der Verbindung. Vibrationen im Feld führen dazu, dass das spröde Gelenk reißt.Ursache:Via wurde als PTH genutzt.
- Szenario 2 (Kosten & Leistungsauswirkungen):Um "sicher" zu sein, verwendet ein Designer 0,8-mm-PTHs für alle Schichtübergänge auf einer 16-Schicht-Digitalplatine. Dies verbraucht 30 % mehr Leitungsfläche, was einen Wechsel von 8-Schicht zu einem 10-Schicht-Stapel erzwingt, die Platinenkosten um 25 % erhöht und unnötige parasitäre Induktivität zu Hochgeschwindigkeitsleitungen hinzufügt.Ursache:PTH-Übernutzung dort, wo Vias angemessen waren.
Advanced Via-Technologien: Lösung von Hochstrom-, thermischen und HDI-Herausforderungen
Sobald die grundlegende Unterscheidung zwischen PTH und Via beherrscht ist, ist die nächste Stufe die Auswahl und Spezifikation derRichtiger TypVon Via für Ihre elektrischen und thermischen Bedürfnisse. Standard-Through-Vias sind für fortgeschrittene Anwendungen oft unzureichend.
1. Die Hochstrom- und Wärmelösung: gefüllte und verstopfte Vias
In der Leistungselektronik (EV-Ladegeräte, Motorantriebe) und Hochleistungs-LED-Anwendungen sind Standard-Via-Barrel Engpässe für Strom und Wärme. Eine Via mit 0,3 mm Durchmesser und 25 μm Kupferwand hat einen Gleichstromwiderstand von mehreren Milliohm und eine begrenzte thermische Masse.
Jericos entwickelte Lösung:Wir bieten andurch Füllen und Kupferverstopfungenals Kernfähigkeit, oft integriert in unsereSchwere Kupfer-LeiterplatteTechnologie.
- Wärmeleitfähige Epoxidfüllung:Vias unter Stromkomponenten sind mit einem speziellen Epoxidharz gefüllt. Das1)verhindert das Löten während der Montage,2)bietet einen direkten thermischen Weg zu inneren Ebenen oder zur gegenüberliegenden Seite, und3)Fügt mechanische Unterstützung hinzu.
- Kupferverstopfte Vias (VIPPO):Für die ultimative Stromleitung und Wärmeleitfähigkeit werden Vias vollständig mit Kupfer galvanisiert. Dadurch entsteht eine solide Kupfersäule durch die Platte, der den Widerstand um über 50 % reduziert und als hervorragende thermische Säule dient. Dieser Prozess ist entscheidend fürIPC Klasse 3undIATF 16949konforme Automobilverbande, bei denen die langfristige Zuverlässigkeit des thermischen Kreislaufs nicht verhandelbar ist.
Leistungsdaten:Für eine 0,3 mm Via in einer 1,6 mm Platine, die 5A DC führt:
•Standard Via:~4,2 mΩ Widerstand, ~0,8°C/W Wärmewiderstand.
•Kupferverstopfte Via:~1,8 mΩ Widerstand, ~0,3°C/W thermischer Widerstand.
Das übersetzt sich wie~60 % geringere Leistungsverlusteund~60 % bessere Wärmeübertragung, was eine höhere Leistungsdichte oder eine erhöhte Zuverlässigkeit ermöglichte.
2. Die HDI- und Signalintegritätslösung: Microvias und blinde/vergrabene Vias
Für Hochgeschwindigkeits-Digitaldesigns (Server-Mainboards, FPGA-Boards) und platzbegrenzte Geräte (Smartphones, Wearables) sind traditionelle Through-Vias ein großes Hindernis. Sie durchdringen alle Schichten und erzeugen lange parasitäre "Stubs", die als Antennen fungieren, Signale reflektieren und die Integrität bei Multi-Gigabit-Raten verschlechtern.
Jericos HDI-Expertise:UnserHDI-LeiterplatteDie Fertigung verwendet lasergebohrte Microvias und sequentielle Laminierung, um präzise Verbindungen herzustellen.
- Microvias (⌀ ≤ 0,15 mm):Mit Laser gebohrt, verbinden diese nur zwei benachbarte Schichten (z. B. L1-L2 oder L2-L3). Sie eliminieren Stubs vollständig und reduzieren die parasitäre Kapazität und Induktivität drastisch.
- Blinde und vergrabene Vias:Blind Vias verbinden eine äußere Schicht mit einer inneren Schicht, gehen aber nicht durch die gesamte Platine. Vergrabene Vias verbinden nur die inneren Schichten. Diese Strukturen, die durch sequentielle Laminierung aufgebaut wurden, schaffen 100 % der Routing-Fläche auf Schichten, mit denen sie nicht verbunden sind, frei, was eine höhere Komponentendichte ermöglicht.
Auswirkungen auf die Signalintegrität:Der Ersatz eines Durchgangs in einem 10-Schicht-Differentialpaar mit 100 Ohm durch eine stub-lose Microvia/Blind-Via-Kombination kann den Einfügungsverlust bei 10 GHz um 0,5–1,0 dB verbessern und unerwünschte Resonanz deutlich reduzieren, was eine sauberere Datenübertragung für Protokolle wie PCIe 5.0 oder 112G SerDes ermöglicht.
Der Jerico-Vorteil: Von der Designprüfung bis zur zertifizierten Zuverlässigkeit
Die Spezifikation des Rechts über Technologie ist sinnlos, wenn Ihr Hersteller sie nicht präzise und wiederholbar umsetzen kann. Jerico überbrückt die Lücke zwischen Entwurfsabsicht und künstlicher Realität.
Factory-Direct DFM-Partnerschaft
Als einWerksdirekthersteller, unsere Ingenieure überprüfen Ihr Design, bevor sie Werkzeuge verwenden. Wir überprüfen nicht nur die Regeln; Wir geben umsetzbares Feedback:
- "Dein 0,2-mm-Via-Schalter im 2,4-mm-Power-Plane hat ein Seitenverhältnis von 12:1. Für eine zuverlässige Kupferbeschichtung gemäß IPC-6012 empfehlen wir, die Lochgröße auf 0,25 mm zu erhöhen oder eine Via-In-Pad mit Füllung zu verwenden."
- "Das thermische Via-Array unter dem QFN kann von einem 3×3-Gitter Standard-Vias auf ein 2×2-Gitter aus kupferversteckten Vias für gleichwertige Leistung optimiert werden, was Platz spart."
Zertifizierter Prozess, garantierte Zuverlässigkeit
UnserIATF 16949undIPC Klasse 3Verpflichtungen werden direkt auf Via Formation angewendet:
- Kontrolle der Beschichtungsdicke:Wir stellen sicher, dass das Rohr Kupfer die IPC-Anforderungen der Klasse 3 (typischerweise ≥20 μm) erfüllt oder übertrifft, was durch Querschnitt verifiziert wird.
- Materialkompatibilität:Für Hochfrequenz oderKeramikbasierte Bretterverwenden wir kompatible Füllmaterialien und -verfahren, die den Fehlangleich des Wärmeausdehnungskoeffizienten (CTE) berücksichtigen und so das Rissen im Lauf verhindern.
- Kein MOQ, schnelles Prototyping:Testen Sie Ihre fortgeschrittenen Strategien mit unseremReihenfolge eines Teilsund24-Stunden-SchnellumkehrDienstleistungen. Überprüfen Sie die Leistung, bevor Sie sich auf das Volumen festlegen.
Optimieren Sie Ihre Via-Strategie mit einer kostenlosen DFM-Analyse
Lass Via-Design nicht als nachträgliche Idee erscheinen. Reichen Sie Ihre Entwurfsunterlagen für eine umfassende Überprüfung durch das Ingenieurteam von Jerico ein. Erhalten Sie einen detaillierten Bericht über die aktuelle Kapazität, thermische Leistung und Herstellbarkeit aller kritischen Via und PTH in Ihrem Design.
Laden Sie Ihren Gerber kostenlos über DFM-Check hochVia & PTH Design: Experten-FAQ
Eine einfache Faustregel ist für Hochstrom-Designs unzureichend. Die aktuelle Kapazität hängt ab:
- Querschnittsfläche des Kupferrohrs:I_max ∝ (π * d * t), wobei d der Durchmesser des fertigen Lochs ist, t die Beschichtungsdicke.
- Zulässiger Temperaturanstieg:Ein gängiger Standard ist ein Anstieg von 10 °C. Der thermische Widerstand der Via gegenüber den Ebenen und dem Umgebungsbereich ist entscheidend.
- Anzahl der Vias parallel:Für einen 5A-Strom ist die Verwendung von 2-3 Standardviaas parallel oft sicherer und zuverlässiger als eine große Via.
Beide Techniken zielen darauf ab, das ungenutzte Via-Stub zur Signalintegrität zu entfernen, unterscheiden sich jedoch grundlegend:
- Blinde/Vergrabene Vias (HDI):Sie wurden während sequentieller Laminierung gebaut undphysisch keinen Stub erstellen. Dies ist die sauberste und leistungsstärkste Lösung, erhöht aber Kosten und Komplexität. Ideal für sehr hochdichte Interconnect-(HDI)-Designs und die höchsten Geschwindigkeitssignale (>25 Gbps).
- Rückbohrung:Ein sekundärer Bohrvorgang entfernt den leitenden Stummel aus einer Standard-Durchdurchleitung nach dem Plattieren. Es ist einKostengünstige Alternative für dickere Bretter mit geringerer Schichtanzahlwobei HDI sonst nicht benötigt wird. Es hinterlässt jedoch einen nicht leitenden Luftspalt im Loch, der Schadstoffe einschließen kann und nicht für alle Zuverlässigkeitsstandards (z. B. bei einigen Automobilanwendungen) akzeptabel ist.
Die Einhaltung von IPC-Standards ist die Grundlage für Zuverlässigkeit. Wichtige Standards umfassen:
- IPC-6012: Qualifikation und Leistungsspezifikation für starre bedruckte Platten.Definiert die Akzeptanz für Beschichtungsdicke (z. B. erfordert Klasse 3 mindestens 20μm im Loch), Hohlräume und Lochwandintegrität. Das ist die übergeordnete Qualitätsspezifikation.
- IPC-A-600: Akzeptanz von gedruckten Platinen.Das visuelle Gegenstück zu IPC-6012, mit Bildern, die akzeptable vs. defekte Bedingungen für Vias und PTHs definieren (z. B. Plattenknoten, Risse, Rauheit).
- IPC-4761: Entwurfsleitfaden zum Schutz von gedruckter Platte durch Konstruktionen.Abdeckungen werden durch Zelt-, Füll- und Verstopfungsmethoden abgedeckt, um vor Verunreinigungen und Lötzüchten zu schützen.
- IPC-7093: Implementierung von Design- und Montageprozessen für BGAs.Enthält wichtige Informationen zum Via-in-Pad-Design, was für moderne Bauteile entscheidend ist und oft gefüllte Mikrovias erfordert.
