En el diseño de PCB, el humilde via y el plated through hole (PTH) son elementos fundamentales, pero su mala aplicación es una causa principal de fallos en campo, problemas térmicos y degradación de la señal. Aunque a menudo se usan indistintamente, los PTH y los vias cumplen propósitos eléctricos, mecánicos y térmicos distintos. Confundirlos conduce a diseños ineficientes, costos inflados y fiabilidad comprometida. Esta guía, basada en 25 años de experiencia en fabricación de Jerico, proporciona una comparación definitiva. Vamos más allá de las definiciones básicas para explorar cómo las tecnologías avanzadas de vias, desde vias rellenados para aplicaciones de alta corriente hasta microvias para HDI, son críticas para resolver los desafíos modernos en electrónica de potencia, sistemas automotrices y comunicaciones de alta velocidad.
La Distinción Crítica: Plated Through Hole (PTH) vs. Via
Comprender la diferencia funcional central entre un PTH y un via es el primer paso hacia la excelencia en Diseño para Fabricación (DFM). La elección afecta todo, desde el rendimiento del ensamblaje hasta la fiabilidad a largo plazo.
| Característica | Plated Through Hole (PTH) | Via (Through-Via, Ciego, Enterrado) | Implicación de Diseño Práctica |
|---|---|---|---|
| Función Principal | Montaje de Componentes y Conexión Eléctrica. Diseñado para fijar mecánicamente y conectar eléctricamente componentes de tecnología through-hole (THT) como conectores, condensadores grandes o dispositivos de potencia. | Solo Conexión Eléctrica Intercapa. Proporciona únicamente una ruta conductora entre diferentes capas de la PCB. Nunca se utiliza para terminales de componentes. | Usar un via para montar un componente fallará. El anillo anular no está diseñado para estrés mecánico, y la absorción de soldadura puede crear circuitos abiertos. Siempre especifique PTHs para piezas THT en su biblioteca CAD. |
| Tamaño y Relación de Aspecto Típicos | Diámetro mayor (p. ej., 0.8mm – 2.0mm). La relación de aspecto (espesor de la placa/diámetro del agujero) típicamente se mantiene por debajo de 8:1 para un chapado fiable. | Diámetro menor (p. ej., 0.2mm – 0.5mm para through-vias). Los microvias pueden ser ≤0.1mm. Las relaciones de aspecto para through-vias también se mantienen manejables, mientras que los microvias tienen relaciones de aspecto muy bajas. | Los PTH consumen más espacio. El uso incorrecto de un PTH grande donde un via pequeño sería suficiente desperdicia valioso espacio de enrutamiento, especialmente en diseños densos, aumentando innecesariamente el número de capas y el costo. |
| Enfoque en Fabricación y Costo | Requiere un control preciso del tamaño del agujero para el ajuste del componente. Factor de costo: Perforación de agujeros más grandes y garantía de integridad del chapado para resistencia mecánica. | Enfoque en la fiabilidad del chapado para la conductividad. Factor de costo: Perforación láser para microvias/HDI, pasos de laminación adicionales para vias ciegos/enterrados. | Optimizar para la función. Para enrutamiento puro, use el via más pequeño y fiable. Para componentes, use un PTH de tamaño adecuado. La verificación DFM gratuita de Jerico señala este error común. |
| Rol Térmico y de Corriente | Puede conducir corriente/calor significativo a través del propio terminal del componente. El barril del PTH proporciona masa térmica adicional. | Herramienta principal de gestión térmica (vias térmicos). La capacidad de corriente está limitada por el fino chapado del barril a menos que se diseñe específicamente (p. ej., vias rellenados). | Para disipación de calor, los arrays de vias térmicos debajo de una almohadilla son más efectivos que un único PTH. Para alta corriente, se requieren vias rellenados especializados o múltiples vias paralelos. |
Por Qué Equivocarse Le Cuesta: Escenarios del Mundo Real
- Escenario 1 (Fallo de Fiabilidad): Un diseñador utiliza un via estándar para montar un pin de conector. Durante la soldadura por ola, la soldadura se filtra por el barril del via, dejando un vacío en la unión. Las vibraciones en campo hacen que la unión quebradiza se agriete. Causa Raíz: Via utilizado como PTH.
- Escenario 2 (Impacto en Costo y Rendimiento): Para estar "seguro", un diseñador utiliza PTHs de 0.8mm para todas las transiciones de capa en una placa digital de 16 capas. Esto consume un 30% más de área de enrutamiento, forzando un cambio de una pila de 8 capas a una de 10 capas, aumentando el costo de la placa en un 25% y añadiendo inductancia parásita innecesaria a las líneas de alta velocidad. Causa Raíz: Uso excesivo de PTH donde los vias eran apropiados.
Tecnologías Avanzadas de Vias: Resolviendo Desafíos de Alta Corriente, Térmicos y HDI
Una vez que se domina la distinción básica entre PTH y via, el siguiente nivel es seleccionar y especificar el tipo correcto de via para sus necesidades eléctricas y térmicas. Los vias pasantes estándar a menudo son insuficientes para aplicaciones avanzadas.
1. La Solución de Alta Corriente y Térmica: Vias Rellenados y Tapados
En electrónica de potencia (cargadores de VE, variadores de motor) y aplicaciones de LED de alta potencia, los barriles de via estándar son un cuello de botella para la corriente y el calor. Un via con un diámetro de 0.3 mm y una pared de cobre de 25 μm tiene una resistencia de CC de varios miliohmios y una masa térmica limitada.
Solución Diseñada por Jerico: Ofrecemos llenado y tapado de vias con cobre como una capacidad central, a menudo integrada con nuestra PCB de Cobre Pesado tecnología.
- Relleno de Epoxi Conductor Térmico: Los vias debajo de los componentes de potencia se rellenan con un epoxi especial. Esto 1) evita la absorción de soldadura durante el ensamblaje, 2) proporciona una ruta térmica directa a los planos internos o al lado opuesto, y 3) añade soporte mecánico.
- Vias Tapados con Cobre (VIPPO): Para lo último en capacidad de corriente y conductividad térmica, los vias se tapan completamente con cobre electrochapado. Esto crea un pilar de cobre sólido a través de la placa, reduciendo la resistencia en más del 50% y actuando como una columna térmica superior. Este proceso es crítico para las placas automotrices compatibles con IPC Class 3 y IATF 16949 donde la fiabilidad a largo plazo del ciclo térmico no es negociable.
Datos de Rendimiento: Para un via de 0.3 mm en una placa de 1.6 mm que transporta 5A de CC:
• Via Estándar: ~4.2 mΩ de resistencia, ~0.8°C/W de resistencia térmica.
• Via Tapado con Cobre: ~1.8 mΩ de resistencia, ~0.3°C/W de resistencia térmica.
Esto se traduce en ~60% menos pérdida de potencia y ~60% mejor transferencia de calor, permitiendo una mayor densidad de potencia o una mayor fiabilidad.
2. La Solución de HDI e Integridad de Señal: Microvias y Vias Ciegos/Enterrados
Para diseños digitales de alta velocidad (placas base de servidores, placas FPGA) y dispositivos con restricciones de espacio (smartphones, wearables), los vias pasantes tradicionales son un obstáculo importante. Perforan todas las capas, creando "stubs" parásitos largos que actúan como antenas, reflejando señales y degradando la integridad a velocidades de varios gigabits.
Experiencia HDI de Jerico: Nuestra PCB HDI fabricación utiliza microvias perforados con láser y laminación secuencial para construir interconexiones precisas.
- Microvias (⌀ ≤ 0.15mm): Perforados con láser, estos conectan solo dos capas adyacentes (p. ej., L1-L2 o L2-L3). Eliminan los stubs por completo, reduciendo drásticamente la capacitancia e inductancia parásitas.
- Vias Ciegos y Enterrados: Los vias ciegos conectan una capa externa a una capa interna pero no atraviesan toda la placa. Los vias enterrados solo conectan capas internas. Estas estructuras, construidas mediante laminación secuencial, liberan el 100% del área de enrutamiento en las capas a las que no se conectan, permitiendo una mayor densidad de componentes.
Impacto en la Integridad de Señal: Reemplazar un via pasante en un par diferencial de 10 capas y 100 ohmios con una combinación de microvia/via ciego sin stub puede mejorar la pérdida de inserción en 0.5-1.0 dB a 10 GHz y reducir significativamente la resonancia no deseada, permitiendo una transmisión de datos más limpia para protocolos como PCIe 5.0 o 112G SerDes.
La Ventaja Jerico: De la Revisión del Diseño a la Fiabilidad Certificada
Especificar la tecnología de via correcta es fútil si su fabricante no puede ejecutarla con precisión y repetibilidad. Jerico cierra la brecha entre la intención del diseño y la realidad fabricada.
Asociación DFM Directa de Fábrica
Como fabricante directo de fábrica, nuestros ingenieros revisan su diseño antes de la producción. No solo verificamos reglas; proporcionamos retroalimentación útil:
- "Su via de 0.2 mm en el plano de potencia de 2.4 mm tiene una relación de aspecto de 12:1. Para un chapado de cobre fiable según IPC-6012, recomendamos aumentar el tamaño del agujero a 0.25 mm o usar un via-in-pad con relleno."
- "El array de vias térmicos debajo del QFN se puede optimizar de una cuadrícula de 3x3 de vias estándar a una cuadrícula de 2x2 de vias tapados con cobre para un rendimiento equivalente, ahorrando espacio."
Proceso Certificado, Fiabilidad Garantizada
Nuestra IATF 16949 y IPC Class 3 los compromisos se aplican directamente a la formación de vias:
- Control del Espesor del Chapado: Aseguramos que el cobre del barril del via cumpla o supere los requisitos de IPC Class 3 (típicamente ≥20μm), verificado mediante corte transversal.
- Compatibilidad de Materiales: Para placas de alta frecuencia o basadas en cerámica, utilizamos materiales de relleno y procesos compatibles que tienen en cuenta la desalineación del coeficiente de expansión térmica (CTE), previniendo el agrietamiento del barril del via.
- Sin MOQ, Prototipado Rápido: Pruebe sus estrategias avanzadas de vias con nuestros servicios de pedido de 1 pieza y y entrega rápida de 24 horas
. Valide el rendimiento antes de comprometerse con el volumen.
Optimice Su Estrategia de Vias con un Análisis DFM Gratuito
No deje el diseño de vias al azar. Envíe sus archivos de diseño para una revisión exhaustiva por parte del equipo de ingeniería de Jerico. Reciba un informe detallado sobre la capacidad de corriente, el rendimiento térmico y la fabricabilidad de cada via y PTH crítico en su diseño.Cargue sus Gerber para una Verificación DFM de Vias Gratuita
▼
- Una regla general simple es inadecuada para diseños de alta corriente. La capacidad de corriente depende de: Área de la sección transversal del barril de cobre:
- I_max ∝ (π * d * t), donde d es el diámetro final del agujero, t es el espesor del chapado. Aumento de temperatura permitido:
- Un estándar común es un aumento de 10°C. La resistencia térmica del via a los planos/ambiente es clave. Número de vias en paralelo:
P: ¿Cuándo debo usar un via ciego/enterrado en lugar de un via pasante con retroperforación?
- Ambas técnicas tienen como objetivo eliminar el stub de via no utilizado para la integridad de la señal, pero difieren fundamentalmente: Vias Ciegos/Enterrados (HDI): Construidos durante la laminación secuencial,físicamente no crean un stub
- . Esta es la solución más limpia y de mayor rendimiento, pero añade costo y complejidad. Ideal para diseños de interconexión de muy alta densidad (HDI) y señales de mayor velocidad (>25 Gbps). Retroperforación: Una operación de perforación secundaria elimina el stub conductor de un via pasante estándar después del chapado. Es una alternativa rentable para placas más gruesas y con menos capas
P: ¿Cuáles son los principales estándares IPC relacionados con la calidad de vias y PTH?
- La adherencia a los estándares IPC es la base de la fiabilidad. Los estándares clave incluyen: IPC-6012: Especificación de Calificación y Rendimiento para Placas Rígidas. Define la aceptabilidad del espesor del chapado (p. ej., la Clase 3 requiere un mínimo de 20 μm en el agujero), vacíos e integridad de la pared del agujero. Esta es la especificación de calidad general.
- IPC-A-600: Aceptabilidad de Placas Impresas. La contraparte visual de IPC-6012, con imágenes que definen condiciones aceptables vs. defectuosas para vias y PTH (p. ej., nódulos de chapado, grietas, rugosidad). IPC-4761:
- Guía de Diseño para la Protección de Estructuras de Vias en Placas Impresas. Cubre métodos de tenting, llenado y tapado de vias para proteger contra la contaminación y la absorción de soldadura. IPC-7093: Implementación de Diseño y Proceso de Ensamblaje para BGAs. Contiene información vital sobre el diseño de via-in-pad, que es crítico para componentes modernos y a menudo requiere microvias rellenados.
- En Jerico, nuestro cumplimiento significa que no solo seguimos estos estándares, sino que implementamos los controles de proceso y la documentación necesarios para garantizarlos lote tras lote. Cerrar todas las preguntas frecuentes
